(19)日本国特計庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-327679

(43)公開日 平成5年(1993)12月10日

| (51)Int.Cl. ⁵ | | 識別記号 | 庁内整理番号 | FΙ | 技術表示箇所 |
|--------------------------|-------|------|----------|----|--------|
| H 0 4 L | 7/00 | Z | 7928-5K | | |
| H 0 4 B | 14/04 | В | 4101-5K | | |
| # H03L | 7/00 | В | 9182-5 J | | |

審査請求 未請求 請求項の数1(全 5 頁)

| (21)出願番号 | 特顯平4-123113 | (71)出願人 | 000005821 松下電器産業株式会社 | |
|----------|-----------------|---------|---|--|
| (22)出願日 | 平成4年(1992)5月15日 | (72)発明者 | 大阪府門真市大字門真1006番地 森本 博士 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 | |
| | | (74)代理人 | | |


(54)【発明の名称】 同期信号発生装置

(57)【要約】

【目的】 デジタル機器内の2種類のシステムクロック 間の同期タイミングをとる。

【構成】 デジタル機器において、それらの公約数とな る周波数が存在する2種類のシステムクロックがあり、 その入力端4に基本となる一方のシステムクロックもし くは最大公約数となる周波数fcを同期入力信号とし、 発振周波数を他の一方のシステムクロックの周波数 f 2 に設定された発振器3を主体とする同期信号発生装置。

【効果】 同期入力信号の安定度が装置の安定度を決め る為、発振器や周辺素子が簡素化でき、かつ安価な部品 で構成できるためコストダウン、省スペースが可能であ る。



【特許請求の範囲】

【請求項1】デジタル信号を扱う音響装置において、周 波数が異なるシステムクロックが同一機器内に2種類存 在し、基本となる一方のシステムクロックと他の一方の システムクロック間に公約数となる周波数が存在する時 に、他の一方のシステムクロックの周波数に発振周波数 が設定された発振器と、その入力端に基本となる一方の システムクロック又は最大公約数に等しい周波数を同期 入力信号として印加する事を特徴とする同期信号発生装

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、デジタル信号を扱う音 響装置のシステムクロックの制御手法に関するものであ る。

[0002]

【従来の技術】従来はデジタル信号を扱う音響装置にお いてシステムクロックが同一機器内に2種類以上存在す る場合、基本となる一方のシステムクロックと他の一方 のシステムクロックとの同期をとる手法としてPLL制 御方式が採用されてきた。

【0003】図3にその基本的な構成を示すが位相比較 器、ループフィルタ及び電圧制御発振器の3要素からな り立っている。PLL制御についてはその技術、動作原 理が広く知られているので基本動作説明は省略するが、 特徴として制御をかける周波数間に特別な関係がなくて も適切な回路設計をする事により安定な制御ができる事 が上げられる。又、一方設計上要求される一般的な条件 としては、温度特性等の動作環境変化による電圧制御発 振器の周波数変動をカバーする事、早い応答特性である 事、入力雑音の影響が少ない事等が上げられる。

【0004】これらの要求を満足させるためにループフ ィルタの次数を変えたり、各構成要素を別々のICによ る構成からワンチップ化を進めたりといった取り組みで 今日は性能の良いPLL制御方式を採用する事が可能と なってきた。

[0005]

【発明が解決しようとする課題】このように従来のPL L制御方式は2つの周波数間に特別な関係がなくてもシ ステムクロック間の同期を取れるという大きな特徴があ る一方回路規模が大きく一般的にコストが高くなるとい

 $f 2 = N 2 \cdot f 12$

ただし N1、N2=2, 3---(自然数)

【0015】また図1においてf1とfcには [0016]

【数3】

 $f 1 = N \cdot f c$

【〇〇17】なる関係が成立する。ここで分周回路2の 分周比NをN1と同一に設定すると f 1と f 2との最大公

う欠点を有している。

【0006】本発明は上記問題点に鑑み、低コストで2 つの周波数間の同期を取ることが可能な同期信号発生装 置を提供することを目的としているものである。

[0007]

【課題を解決するための手段】上記課題を解決するため に本発明の同期信号発生装置は基本となる一方のシステ ムクロックと、他の一方のシステムクロック間に公約数 となる周波数が存在する時に、他の一方のシステムクロ ックの周波数に発振周波数が設定された発振器と、その 入力端に基本となる一方のシステムクロック又は最大公 約数に等しい周波数を同期入力信号として印加する事を 特徴とする同期信号発生装置である。

[0008]

【作用】本発明は2種類の周波数の異なるシステムクロ ック間の同期を安定にかつ低コストで実現する同期信号 発生装置を提供するものである。

[0009]

【実施例】以下、本発明の同期信号発生装置の実施例に ついて図面を参照しながら詳細に説明する。

【0010】図1は本発明の1実施例における同期信号 発生装置の構成を示すものである。図1において、1は 基本となるシステムクロック源、2は分周回路、3は発 振器、4、5はそれぞれ発振器3の入力端子及び出力端 子である。

【0011】本実施例において以下にその動作の説明を する。図1においてシステムクロック源1の周波数をf 1、分周回路2の分周比をN、発振器3の入力端子4に おける周波数をfc、発振器3の出力端子5における周 波数をfoscとする。

【0012】必要な第2のシステムクロックの周波数を f2であるとすると、基本となる一方のシステムクロッ クの周波数 f 1と他の一方のシステムクロックの周波数 f2には公約数なる周波数が存在するとしてその中で最 大公約数の周波数を f 12とすると以下の関係式が成り立 つ。

 $f 1 = N 1 \cdot f 12$

[0014]

【数2】

【0018】一方発振器3の発振周波数をfoscとする

 $N \downarrow \neq N 2$

[0019]

【数4】

[0013] 【数1】

約数なる周波数 f 12は f cと同一となる。

$f \circ sc = 1 / 2 \cdot \Pi \sqrt{(L \cdot (C1 + C2 + 2 \cdot C3))}$

【0020】となるが、f oscを必要とする他の一方のシステムクロックの周波数 f 2に近い値になる様、L、C1、C2、C3等の各定数を設定することにより発振周波数 f oscは

[0021]

【数5】

$f \circ sc \rightarrow f = N = N = N = N = N = N = 0$

【0022】のように入力信号 f c o N2 c s d e

【0023】この様な同期発振状態となると、発振周波数foscの安定度は同期入力信号の源信号である基本のシステムクロックf1の安定度が支配的となり、更に構成が簡単な為時間遅れやジッター歪を発生する要因もほとんどない安定な状態となる。従って基本のシステムクロックf1の安定度さえ確保すれば本同期信号発生装置の主要な構成部分の発振器としてインバータ等の安価なロジック素子が使用でき、更にコイル、コンデンサ等の周辺部品も特に精密な部品を使用する事が無くても安定な状態となる。

【0024】更に基本となる一方のシステムクロックの 周波数 f 1と他の一方のシステムクロックの周波数 f 2に 【0025】

【数6】

$f 2 = N \cdot f 1$

【0026】なる関係がある時は図1の分周回路2は不要となり基本となるシステムクロックの周波数 f1をそのまま同期入力信号とする事ができ、より一層装置の簡素化が可能である。

【0027】図2は本発明のその他の実施例における同期信号発生装置の回路図である。図2において1から5は図1と同様の構成である。6は波形整形回路、7は基本となる一方のシステムクロックf1で動作する回路ブロックで8は他の一方のシステムクロックf2で動作する回路ブロックである。回路ブロック7と回路ブロック8の間は基本となる一方のシステムクロックf1に同期がとれたデジタル信号データ線が接続されている。

【0028】本実施例では基本となる一方のシステムクロック源1として水晶発振子を使用した例であり、その周波数 f 1として一般的なデジタルオーディオ機器に使用されている 512・fs、他の一方のシステムクロックf2は384・fsとして考える事とする。ただしfsはサンプリング周波数の事で一般的には44.1kHzもしくは48kHzと考えれば良い。

【0029】このような条件で構成されている同期信号

発生装置について以下にその動作説明をする。

【0030】基本となる一方のシステムクロックf1と他の一方のシステムクロックf2との最大公約数となる周波数として128・fsがあるので分周回路2の分周比Nを4と設定すれば良い。この時発振器3の入力端子4における周波数をfcは

[0031]

【数7】

$f c = 128 \cdot f s$

【0032】となる。又、発振器3の発振周波数foscをし、C1、C2、C3等の各定数を適切に設定することにより384・fsに近い周波数にすることは容易である。【0033】又、発振器3の入力端子4に印加される周波数fcは一般的には完全な正弦波でないので第3次高調波成分が384・fsとなり、発振器3の発振周波数foscと近い周波数となるので前記第一の実施例での説明と同様に発振回路のQ、印加注入信号レベルが適切に設定されれば発振器3は同期発振状態となりその発振周波数foscは同期入力信号fcにより引き込まれ、位相も基本となる一方のシステムクロックf1と同期し、又周波数も384・fsと求める他の一方のシステムクロックf2と一致する。

【0034】この発振器3の同期発振周波数 fosc (= f2) 出力を波形整形回路6を通して適切なレベル、波形にすることにより他の一方のシステムクロック f2により動作する回路ブロック8に供給することができる。この結果回路ブロック7と回路ブロック8間で受け渡しのされるデジタル信号データは問題なく処理することが可能となる。

[0035]

【発明の効果】以上のように本発明によれば同一機器内に周波数が異なるシステムクロックが2種類存在し、基本となる一方のシステムクロックと他の一方のシステムクロック間に公約数となる周波数が存在する時に、基本となる一方のシステムクロック又は最大公約数に等しい周波数を同期入力信号とすることにより、基本となる一方のシステムクロックと同期がとれた他の一方のシステムクロックの周波数と等しい周波数を発生する同期信号発生装置を低コストで実現することができる。

【図面の簡単な説明】

【図1】本発明の1実施例における同期信号発生装置の ブロック図である。

【図2】本発明のその他の実施例における同期信号発生装置の回路図である。

【図3】従来のPLL制御方式で構成された同期制御装置のブロック図である。

【符号の説明】

1 基本となるシステムクロック源

- 2 分周回路
- 3 発振器
- 4 発振器3の入力端子
- 5 発振器3の出力端子
- 6 波形整形回路


7 システムクロック f 1で動作する回路ブロック


8 システムクロック f 2で動作する回路ブロック

- 10 位相比較器
- 11 ループフィルター
- 12 電圧制御発振器

【図1】

- 1 システムクロック源
- 2 分周回路
- 3 発振器





【図2】

